关键词：系统级芯片；5G NR;4G LTE；BB；DSP

1引言

近10年来，4G&5G通信技术的飞速发速极大地提升了通信效率，改变了日常的通信生活方式。5G相比于4G，其空口带宽更大、天线数更多、调制阶数更高，空口速率更是提升到10倍以上，带宽与多天线等通信技术对基站的物理层信号处理能力提出了更高的要求。目前，市场上的5G网侧基带芯片基本被国外芯片厂商垄断，如NXP，Qualcomm，Intel，Xilinx等，国内设备商华为和中兴也有自研的5G基带SoC芯片，但不对其他设备商销售。因此，国内的小站设备商获得4G&5G基带商用SoC芯片的选择范围很小，若要选择纯国产的基带SoC芯片更是不可能。因此，研制一款能部分替代国外小站基带芯片的国产商用SoC芯片便提上了日程。

2项目概况

该基带SoC芯片OC8010是可用于4G&5G小基站或自定义软件无线电（SDR）方案中的基带处理芯片。芯片遵循3GPP[1]Rel-15和Rel-16，并有足够软化资源以支持后续版本的演进，同时兼顾功耗、性能、面积的平衡性。基带处理主要集成了4个高效能的协议与控制处理器ARM A72 CPU、4G和SG双模通信基带处理硬件加速器、4个高性能的专为SG优化过的CEVA XC-12矢量DSP等。另外，芯片上还集成了丰富的前传与中传高速接口、低速外设接口等。在这些加速器和矢量处理器的辅助下，用户可以实现高吞吐率的多种无线通信系统。

芯片设计专门考虑了一些低功耗设计，这些设计有助于其在各种通信场景下获取高性能和低功耗特性。另外，芯片的研发、生产、封装和测试都在国内，是国产自主可控的SDR基带处理芯片。

OC8010是一个异构多核基带SoC，软硬件架构更加复杂，在芯片设计中需应对这几个方面的挑战：更加复杂的数据通信和任务调度：庞大的抽象的系统架构，以实现清晰、高效的硬件与软件设计；协调好SoC上的硬件加速、DSP和CPU等各种异构并行处理资源；提供丰富有效的片上调试功能；在性能、灵活性、功耗、面积等方面折中。

3SoC芯片系统结构设计

OC8010SoC上的基带处理资源主要包括物理层信号处理、物理层控制、前传后中传接口等子系统，BB SoC芯片架构图如图1所示。其中，物理层信号处理子系统主要由芯片上的L1硬件加速器（L1 Accelerator）与矢量DSP（L1 Processor）构成；物理层控制子系统主要由ARMCPU构成；接口子系统包含前传（分布式单元DU与远端单元RU） CPRI或eCPRI接口，与中传（中央单元CU与分布式单元DU）PCIe或ETH接口。

OC8010基带SoC芯片上有丰富的计算资源，有符合3GPP的比特级编译码加速器，以及OFDM波形前端LowPHY处理加速器，片上有多达近万亿MAC运算能力的矢量4个DSP核，可以滿足用户差异化的信道估计与均衡算法设计，或者用户自定义的专用通信系统基带信号处理。其可以应用于4G&5G小基站的基带处理，如图2所示，OC8010可以分别完成全部的L1 High-PHY与LowPHY处理，或是只完成High-PHY的处理，需要外接NPU进行L2/L3协议栈处理，外接DFE芯片完成中射频处理等。

该芯片基带处理器中的运算资源灵活可配，可以根据波形基带处理的复杂度，采用1套或2套运算资源完成单模或双模并发波形处理。以单模5GNR为例，可以支持的典型规格为FRl-TDD，BW= 100 MHz．SCS=30 kHz．2小区4T4R，并可以实现DL 4 Gbps，上行2 Gbps的峰值吞吐量。若4G&5G双模并发配置下，则可以同时支持SGNR FRl-TDD，BW=100 MHz．SCS= 30 kHz@ 4T4R 1小区．4G LTE BW= 20 MHz，SCS=15 kHz@ 4T4R 3小区的规格。

4SoC芯片主要功能模块设计

4.1CPU子系统模块设计

Cortex-A72处理器是ARM公司于2015推出，并为高性能，低功耗的处理器实现了ARMv8-A体系结构。其广泛应用于高端智能手机、大屏移动设备、企业网络设备、服务器、无线基台、数字电视等领域。OC8010芯片集成了4个ARM Cortex-A72核，L1和L2缓存子系统等。具体如表1所列。

ARM 72 11存储器系统由独立的指令缓存（I-Cache）与数据缓存（D-Cache）构成[2]。

A72 11指令缓存系统具有以下特点：（1）固定的Cache line为64字节；（2）每16位采用奇偶校验保护；（3）指令缓存按物理索引和物理标记（PIPT）方式工作；（4）采用LRU（Least Recently Used）缓存替换策略；（5）支持内存自检测试MBIST（Memory Built-InSelf Test）。